


特点

- 完全兼容“ISO 11898-2:2016”标准
- AEC-Q100 认证
- 内置过温保护
- 总线端口±40V 耐压
- 驱动器 (TXD) 显性超时功能
- 带远程唤醒功能的低功耗待机模式
- SIT1044QT/3 和 SIT1044QTK/3 I/O 电压范围支持 3.3V 和 5V MCU
- VCC 和 VIO 电源引脚上具有欠压保护
- 高速 CAN, 支持 5Mbps CAN FD (灵活数据速率)
- 高抗电磁干扰能力
- 未上电节点不干扰总线
- TXD 至 RXD 典型环路延时小于 100ns
- 支持 DFN3*3-8, 小外形, 无引脚封装

产品外形示意图




提供绿色环保无铅封装

描述

SIT1044Q 是一款应用于 CAN 协议控制器和物理总线之间的接口芯片, 可应用于卡车、公交、小汽车、工业控制等领域, 支持 5Mbps 灵活数据速率 (Flexible Data-Rate), 具有在总线与 CAN 协议控制器之间进行差分信号传输的能力。

参数	符号	测试条件	最小	最大	单位
供电电压	VCC		4.75	5.25	V
MCU 侧端口电压	VIO		2.95	5.25	V
最大传输速率	1/t _{bit}	非归零码	5		Mbaud
CANH、CANL 输入输出电压	V _{can}		-40	+40	V
总线差分电压	V _{diff}		1.5	3.0	V
结温	T _j		-40	150	°C

引脚分布图

引脚定义


引脚序号	引脚名称	引脚功能
1	TXD	发送器数据输入端
2	GND	地
3	VCC	供电电源
4	RXD	接收器数据输出端
5	N.C.	无连接 (SIT1044QT、SIT1044QTK)
5	VIO	收发器 I/O 电平转换电源电压 (SIT1044QT/3、SIT1044QTK/3)
6	CANL	低电位 CAN 总线输入输出端
7	CANH	高电位 CAN 总线输入输出端
8	STB	高速与待机模式选择, 低电平为高速

注: DFN3*3-8 封装背面金属焊盘推荐接地。

极限参数

参数	符号	大小	单位
电源电压	VCC	-0.3~+7	V
MCU 侧端口	TXD, RXD, STB, VIO	-0.3~+7	V
总线侧输入电压	CANL, CANH	-40~+40	V
总线差分耐压	$V_{CANH-CANL}$	-27~27	V
存储工作温度范围	T_{stg}	-55~150	°C
结温	T_j	-40~150	°C
焊接温度范围		300	°C
连续功耗	SOP8	400	mW

最大极限参数值是指超过这些值可能会使器件发生不可恢复的损坏。在这些条件之下是不利于器件正常运作的, 器件连续工作在最大允许额定值下可能影响器件可靠性, 所有的电压的参考点为地。

功能模块图


总线发送器直流特性

参数	符号	测试条件	最小	典型	最大	单位
CANH 输出电压 (显性)	$V_{OH(D)}$	TXD=0V, STB=0V,	2.75	3.5	4.5	V
CANL 输出电压 (显性)	$V_{OL(D)}$	$R_L=50\Omega$ 至 65Ω , 图 1 、 图 2	0.5	1.5	2.25	V
总线输出差分电压 (显性)	$V_{OD(D)}$	TXD=0V, STB=0V, $t < t_{dom_TXD}$				
		$R_L=50\Omega$ 至 65Ω	1.5		3	V
		$R_L=45\Omega$ 至 70Ω	1.4		3.3	V
总线输出电压 (隐性)	$V_{O(R)}$	TXD=VIO, STB=0V, 无负载	2	0.5VCC	3	V
		STB=VIO; 无负载	-0.1		0.1	V
总线差分输出电压 (隐性)	$V_{OD(R)}$	TXD=VIO, STB=VIO, 无负载	-0.2		0.2	V
		TXD=VIO, STB=0V, 无负载	-0.5		0.05	V
显性输出电压对称性	$V_{dom(TX)sym}$	$V_{dom(TX)sym}=VCC-$ CANH - CANL	-400		400	mV
输出电压对称性	V_{TXsym}	$V_{TXsym}=CANH +$ CANL ⁽¹⁾ ; $f_{TXD}=250kHz, 1MHz$ 或 $2.5MHz$; $C_{SPLIT}=4.7nF$, 图 7	$0.9V_C$		1.1VCC	V
共模输出电压	V_{OC}	STB=0V, 图 2	2	0.5VCC	3	V
显性短路输出电流	IOS_dom	VTXD=0V; $t < t_{dom_TXD}$; VCC=5V				
		CANH 引脚; CANH= -15V 至 40V	-100		100	mA
		CANL 引脚; CANL= -15V 至 40V	-100		100	mA
隐性输出电流	I_{O_rec}	TXD=VIO, $-27V < CANH < 32V$	-5		5	mA

(1) 未在生产中测试, 设计保证。

如无另外说明, 所有典型值均在 25°C、电源电压 VCC=5V、VIO=5V (如果适用)、 $R_L=60\Omega$ 的条件下测得。

总线发送器开关特性

参数	符号	测试条件	最小	典型	最大	单位
驱动器时序; 图 3、图 5 和图 6; $R_L=60\Omega$; $C_L=100pF$; $C_{RXD}=15pF$;						
从 TXD 到总线隐性的延时	$t_{d(TXD_busrec)}$	STB=0V, 图 3、图 6		90		ns
从 TXD 到总线显性的延时	$t_{d(TXD_busdom)}$	STB=0V, 图 3、图 6		65		ns
差分输出上升时间	t_r	STB=0V, 图 3、图 6		45		ns
差分输出下降时间	t_f	STB=0V, 图 3、图 6		45		ns
从待机模式到正常工作的使能时间	t_{stb_nom}			10	45	μs
TXD 显性超时时间	t_{dom_TXD}	图 4	0.8	3	6.5	ms
总线唤醒滤波时间	t_{filter_WAKE}	待机模式, 图 8	0.5		3	μs
总线唤醒超时时间	t_{dom_WAKE}	待机模式, 图 8	0.8	3	6.5	ms

如无另外说明, 所有典型值均在 25°C、电源电压 VCC=5V、VIO=5V (如果适用)、 $R_L=60\Omega$ 的条件下测得。

总线接收器直流特性

参数	符号	测试条件	最小	典型	最大	单位
正输入阈值	V_{IT+}	正常模式; $-12V \leq CANL \leq +12V$; $-12V \leq CANH \leq +12V$;			900	mV
负输入阈值	V_{IT-}	正常模式; $-12V \leq CANL \leq +12V$; $-12V \leq CANH \leq +12V$;	500			mV
阈值迟滞区间	V_{HYS}	正常模式; $-12V \leq CANL \leq +12V$; $-12V \leq CANH \leq +12V$;		120		mV
待机模式正输入阈值	$V_{IT+(STB)}$	待机模式; $-12V \leq CANL \leq +12V$; $-12V \leq CANH \leq +12V$;			1150	mV
待机模式负输入阈值	$V_{IT-(STB)}$	待机模式; $-12V \leq CANL \leq +12V$; $-12V \leq CANH \leq +12V$;	400			mV
显性差分输入电压	V_{dom_Diff}	正常模式; $-12V \leq CANL \leq +12V$; $-12V \leq CANH \leq +12V$;	0.9		8.0	V
		待机模式; $-12V \leq CANL \leq +12V$; $-12V \leq CANH \leq +12V$;	1.15		8.0	V

参数	符号	测试条件	最小	典型	最大	单位
隐性差分输入电压	V_{rec_Diff}	正常模式; $-12V \leq CANL \leq +12V$; $-12V \leq CANH \leq +12V$;	-3		0.5	V
		待机模式; $-12V \leq CANL \leq +12V$; $-12V \leq CANH \leq +12V$;	-3		0.4	V
掉电时总线输入电流	$I_{(OFF)}$	$CANH=CANL=5V$, $GND=VCC=VIO=0V$	-5		5	μA
CANH、CANL 对地的输入电容	C_I	(1)			24	pF
CANH、CANL 差分输入电容	C_{ID}	(1)			12	pF
压摆率	SR	总线差分显至隐的边沿 (1)			70	V/ μs
CANH、CANL 输入电阻	R_{IN}	$TXD=VIO, S=0V$; (1) $-2V \leq VCANL \leq +7V$; $-2V \leq VCANH \leq +7V$;	9	15	28	k Ω
CANH、CANL 差分输入电阻	R_{ID}		19	30	52	k Ω
RI(CANH)、RIN(CANL)失配度	RI_{match}	$CANH=CANL$; (1) $0V \leq CANL \leq +5V$; $0V \leq CANH \leq +5V$;	-2		2	%
共模电压范围	V_{COM}		-12		12	V

(1) 未在生产中测试, 设计保证。

如无另外说明, 所有典型值均在 25°C、电源电压 $VCC=5V$ 、 $VIO=5V$ (如果适用)、 $R_L=60\Omega$ 的条件下测得。

总线接收器开关特性

参数	符号	测试条件	最小	典型	最大	单位
接收时序: 引脚 CANH, CANL, RXD; 图 3、图 5 和图 6; $R_L=60\Omega$; $C_L=100pF$; $C_{RXD}=15pF$;						
总线隐性至 RXD 的延时	$t_{d(busrec_RXD)}$	$STB=0V$, 图 3、图 6		65		ns
总线显性至 RXD 的延时	$t_{d(busdom_RXD)}$	$STB=0V$, 图 3、图 6		60		ns
RXD 信号上升时间	t_r	$STB=0V$, 图 3、图 6		10		ns
RXD 信号下降时间	t_f	$STB=0V$, 图 3、图 6		10		ns

如无另外说明, 所有典型值均在 25°C、电源电压 $VCC=5V$ 、 $VIO=5V$ (如果适用)、 $R_L=60\Omega$ 的条件下测得。

器件开关特性

参数	符号	测试条件	最小	典型	最大	单位
收发器时序; 引脚 CANH、CANL、TXD 和 RXD; 图 3、图 5 和图 6; $R_L=60\Omega$; $C_L=100pF$; $C_{RXD}=15pF$;						
环路延迟 1, 驱动器输入到接收器输出, 隐性到显性	t_{loop1}	STB=0V, 图 3、图 6		80	220	ns
环路延迟 2, 驱动器输入到接收器输出, 显性到隐性	t_{loop2}	STB=0V, 图 3、图 6		90	220	ns
BUS 输出引脚的位时间	$t_{bit(BUS)}$	$t_{bit(TXD)}=500ns$ 图 5、图 6	435		530	ns
		$t_{bit(TXD)}=200ns$ 图 5、图 6	155		210	ns
RXD 输出引脚的位时间	$t_{bit(RXD)}$	$t_{bit(TXD)}=500ns$ 图 5、图 6	400		550	ns
		$t_{bit(TXD)}=200ns$ 图 5、图 6	120		220	ns
接收时间对称性	Δt_{rec}	$t_{bit(TXD)}=500ns$ 图 5、图 6	-65		+40	ns
		$t_{bit(TXD)}=200ns$ 图 5、图 6	-45		+15	ns

如无另外说明, 所有典型值均在 25°C、电源电压 VCC=5V、VIO=5V (如果适用)、 $R_L=60\Omega$ 的条件下测得。

过温保护

参数	符号	测试条件	最小	典型	最大	单位
过温关断	$T_{j(sd)}$			190		°C

如无另外说明, 所有典型值均在 25°C、电源电压 VCC=5V、VIO=5V (如果适用)、 $R_L=60\Omega$ 的条件下测得。

欠压保护

参数	符号	测试条件	最小	典型	最大	单位
VCC 欠压保护	V_{uvd_VCC}		3.5	3.9	4.3	V
VIO 欠压保护	V_{uvd_VIO}		2.1	2.5	2.7	V

如无另外说明, 所有典型值均在 25°C、电源电压 VCC=5V、VIO=5V (如果适用)、 $R_L=60\Omega$ 的条件下测得。

TXD 引脚特性

参数	符号	测试条件	最小	典型	最大	单位
TXD 端口高电平输入电流	$I_{IH}(TXD)$	TXD=VIO	-5		5	μA
TXD 端口低电平输入电流	$I_{IL}(TXD)$	TXD=0V	-260	-150	-30	μA
VCC=0V 时, TXD 的电流	$I_{O(off)}$	VCC=VIO=0V, TXD=VIO	-1		1	μA
输入高电平下限	V_{IH}		$0.7V_{IO}^{(1)}$		$V_{IO}^{(1)}+0.3$	V
输入低电平上限	V_{IL}		-0.3		$0.3V_{IO}^{(1)}$	V
TXD 端口悬空电压	TXD _O		H			logic

如无另外说明, 所有典型值均在 25°C、电源电压 VCC=5V、VIO=5V (如果适用)、 $R_L=60\Omega$ 的条件下测得。

STB 引脚特性

参数	符号	测试条件	最小	典型	最大	单位
STB 端口高电平输入电流	$I_{IH}(STB)$	STB=VIO	-1		1	μA
STB 端口低电平输入电流	$I_{IL}(STB)$	STB=0V	-15		-1	μA
VCC=0V 时, STB 的电流	$I_{O(off)}$	VCC=VIO=0V, STB=VIO	-1		1	μA
输入高电平下限	V_{IH}		$0.7V_{IO}^{(1)}$		$V_{IO}^{(1)}+0.3$	V
输入低电平上限	V_{IL}		-0.3		$0.3V_{IO}^{(1)}$	V
STB 端口悬空电压	STB _O		H			logic

(1) SIT1044QT 和 SIT1044QTK 型号 $V_{IO}=V_{CC}$ 。

如无另外说明, 所有典型值均在 25°C、电源电压 VCC=5V、VIO=5V (如果适用)、 $R_L=60\Omega$ 的条件下测得。

RXD 引脚特性

参数	符号	测试条件	最小	典型	最大	单位
RXD 端口高电平输出电流	$I_{OH}(RXD)$	VIO=VCC, RXD=VIO-0.4V	-8	-3	-1	mA
RXD 端口低电平输出电流	$I_{OL}(RXD)$	RXD=0.4V	1		12	mA
VCC=0V 时, RXD 的电流	$I_{O(off)}$	VCC=VIO=0V, RXD=VIO	-1		1	μA

如无另外说明, 所有典型值均在 25°C、电源电压 VCC=5V、VIO=5V (如果适用)、 $R_L=60\Omega$ 的条件下测得。

供电电流

参数	符号	测试条件	最小	典型	最大	单位
VCC 待机模式电流	I _{CC}	STB=VCC, TXD=VIO, SIT1044QT/3 或 SIT1044QTK/3 型号			5	μA
		STB=VCC, TXD=VCC, SIT1044QT 或 SIT1044QTK 型号		15	30	μA
		TXD=VIO, STB=0V, LOAD=60Ω		45	70	mA
		TXD=VIO, STB=0V, NO LOAD		5	10	mA
VCC 显性电流						
VCC 隐性电流						
VIO 待机模式电流	I _{IO}	STB=TXD=VIO		14	28	μA
VIO 显性电流		TXD=0V, STB=0V		180	500	μA
VIO 隐性电流		TXD=VIO, STB=0V		30	200	μA

如无另外说明, 所有典型值均在 25℃、电源电压 VCC=5V、VIO=5V (如果适用)、R_L=60Ω 的条件下测得。

ESD 性能

参数	符号	测试条件	最小	典型	最大	单位
CAN 总线引脚接触 放电模型 (IEC)	V _{ESD_IEC}	IEC 61000-4-2: 上电接触放电	-4		+4	kV
CAN 总线引脚人体 放电模型 (HBM)	V _{ESD_HBM}		-8		+8	kV

功能表

表 1 CAN 收发器真值表

TXD ⁽¹⁾	STB ⁽¹⁾	CANH ⁽¹⁾	CANL ⁽¹⁾	BUS 状态	RXD ⁽¹⁾
L	L	H	L	显性	L
H (或浮空)	L	0.5VCC	0.5VCC	隐性	H
X	H (或浮空)	GND	GND	隐性	H

(1) H=高电平; L=低电平; X=不关心。

表 2 接收器功能表

$V_{ID}=CANH-CANL$	RXD ⁽¹⁾	BUS 状态
$V_{ID} \geq 0.9V$	L	显性
$0.5 < V_{ID} < 0.9V$?	?
$V_{ID} \leq 0.5V$	H	隐性
Open	H	隐性




(1) H=高电平; L=低电平; ? =不确定。




表 3 欠压保护状态表

VCC	VIO ⁽¹⁾	BUS 状态	BUS 输出 ⁽²⁾	RXD ⁽²⁾
$VCC > V_{uvd_VCC}$	$VIO > V_{uvd_VIO}$	正常	根据 STB 和 TXD	跟随总线
$VCC < V_{uvd_VCC}$	$VIO > V_{uvd_VIO}$	保护态	GND	H
$VCC > V_{uvd_VCC}$	$VIO < V_{uvd_VIO}$	保护态	Z	H
$VCC < V_{uvd_VCC}$	$VIO < V_{uvd_VIO}$	保护态	Z	H

(1) 仅限 SIT1044QT/3 和 SIT1044QTK/3 型号;

(2) H=高电平; Z=高阻态。

测试电路

图 1 驱动器电压、电流测试定义

图 2 总线逻辑电压定义

图 3 收发器时序图


图 4 显性超时测试电路与波形

图 5 t_{bit} 测试电路与波形


SIT1044QT和SIT1044QTK型号中, VIO与VCC内部相连。

图 6 收发器测试电路






图 7 收发器驱动器对称性测试电路

典型应用测试信息


(1) SIT1044QT/3和SIT1044QTK/3适用于 3V或5V MCU。

SIT1044Q典型应用图


(1) VIO仅限SIT1044QT/3和SIT1044QTK/3, 在SIT1044QT和SIT1044QTK中VIO=VCC

SIT1044Q典型高速模式测试图

说明
1 简述

SIT1044Q 是一款应用于 CAN 协议控制器和物理总线之间的接口芯片, 可应用于卡车、公交、小汽车、工业控制等领域, 支持 5Mbps 灵活数据速率 (Flexible Data-Rate), 具有在总线与 CAN 协议控制器之间进行差分信号传输的能力, 完全兼容 “ISO 11898-2: 2016” 标准。

2 过温保护

SIT1044Q 具有过温保护功能, 过温保护触发后, 驱动管将关断, 因为驱动管是主要的耗能部件, 关断驱动管可降低功耗从而降低芯片温度。同时芯片的其它部分仍然保持正常工作。

3 欠压保护


SIT1044Q 电源引脚上具有欠压检测功能, 可将器件置于受保护模式。这样可在 VCC 低于 V_{uvd_VCC} 或 VIO 低于 V_{uvd_VIO} (如果适用) 时保护总线。

4 控制模式

控制引脚 STB 允许选择两种工作模式: 高速模式和待机模式。

高速模式是正常工作模式, 通过将引脚 STB 接地来选择。CAN 驱动器和接收器均能完全正常运行且 CAN 通信双向进行。





引脚 STB 设置为高电平或者 VCC 欠压 (SIT1044QT/3 和 SIT1044QTK/3), 可激活低功耗待机模式。CAN 驱动器和接收器均关断, 以节系统功耗。引脚 STB 上的高电平激活该低功率接收器和唤醒滤波器, 一旦总线上出现大于 t_{filter_WAKE} 的显性信号和大于 t_{filter_WAKE} 的隐性信号形成显-隐-显的信号 (如图 8) 接收器才被唤醒, 此时 RXD 跟随大于 t_{filter_WAKE} 的总线信号变化, 否则 RXD 一直输出为高电平。


图 8 唤醒时序与波形
5 显性超时功能

在高速模式下, 如果引脚 TXD 上的低电平持续时间超过内部定时器值 (t_{dom_TXD}), 发送器将被禁用, 驱动总线进入隐性状态。可防止引脚 TXD 因硬件或软件应用故障而被强制为永久低电平导致总线线路被驱动至永久显性状态 (阻塞所有网络通信)。引脚 TXD 出现上升沿信号可复位。





SOP8 外形尺寸
封装尺寸

符号	最小值/mm	典型值/mm	最大值/mm
A	1.40	-	1.80
A1	0.10	-	0.25
A2	1.30	1.40	1.50
A3	0.60	0.65	0.70
b	0.38	-	0.51
D	4.80	4.90	5.00
E	5.80	6.00	6.20
E1	3.80	3.90	4.00
e	1.27BSC		
h	0.25	-	0.50
L	0.40	0.60	0.80
L1	1.05REF		
c	0.20	-	0.25
θ	0°	-	8°




DFN3*3-8 外形尺寸
封装尺寸

符号	最小值/mm	典型值/mm	最大值/mm
A	0.70	0.75	0.80
A1	0	0.02	0.05
c	0.203 REF		
D	2.90	3.00	3.10
E	2.90	3.00	3.10
D2	2.05	2.15	2.25
Nd	1.95BSC		
E2	1.10	1.20	1.30
b	0.25	0.30	0.35
e	0.65 TYP		
k	0.50REF		
L	0.35	0.4	0.45
h	0.20	0.25	0.30



LAND PATTERN EXAMPLE (Unit: mm)


编带信息


封装类型	卷盘直径 A (mm)	编带宽度 W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)
SOP8	330±1	12.4	6.60±0.1	5.30±0.10	1.90±0.1	8.00±0.1	12.00±0.1
DFN3*3-8	329±1	12.4	3.30±0.1	3.30±0.1	1.10±0.1	8.00±0.1	12.00±0.3

订购信息

订购代码	封装	包装方式
SIT1044QT	SOP8	盘装编带
SIT1044QT/3	SOP8	盘装编带
SIT1044QTK	DFN3*3-8, 小外形, 无引脚	盘装编带
SIT1044QTK/3	DFN3*3-8, 小外形, 无引脚	盘装编带

SOP8 编带式包装为 2500 颗/盘, DFN3*3-8 编带式包装为 6000 颗/盘。

回流焊


参数	无铅焊接条件
平均温升速率 (T_L to T_P)	3 °C/second max
预热时间 t_s ($T_{smin}=150\text{ °C}$ to $T_{smax}=200\text{ °C}$)	60-120 seconds
融锡时间 t_L ($T_L=217\text{ °C}$)	60-150 seconds
峰值温度 T_P	260-265 °C
小于峰值温度 5 °C 以内时间 t_p	30 seconds
平均降温速率 (T_P to T_L)	6 °C/second max
常温 25°C 到峰值温度 T_P 时间	8 minutes max

重要声明

芯力特有权在不事先通知的情况下, 保留更改上述资料的权利。

修订历史

版本号	修订内容	修订时间
V1.0	初始版本	2021.06
V1.1	修改 t_{loop1} 典型值 (第 7 页); 修改 t_{loop2} 典型值 (第 7 页); 修改 SIT1044QT 型号 VCC 待机模式电流 (第 9 页); 修改 VIO 待机模式电流、VIO 显性电流、VIO 隐性电流 (第 9 页);	2021.07
V1.2	增加支持 HVSON8 / DFN3*3-8, 小外形, 无引脚封装 (第 1 页); 增加 DFN 引脚图 (第 1 页)	2021.08
V1.3	增加 SIT1044QT/3 型号 TXD、STB 脚输入电压说明 (第 8 页);	2021.10
V1.4	增加压摆率指标, 增加上标描述 (第 7 页)	2021.12
V1.5	增加总线耐压指标 (第 2 页); 修改封装尺寸(第 16/17 页)	2022.01
V1.6	增加显性差分电压的测试条件 (第 5 页); 增加差分电压测试指标; 增加总线输出电压条件; 增加输出电压对称性的条件; 修改显隐性输出短路电流指标; 增加上标描述(第 5 页); 增加驱动器延时条件(第 6 页); 增加接收器阈值测试条件 (第 7 页) 增加显隐性输出差分电压指标 (第 7 页) 增加输入差分电阻和电阻失配度 (第 8 页) 增加接收时序条件 (第 8 页) 增加收发器时序描述条件 (第 9 页) 增加接收时间对称性指标 (第 9 页) 修改 STB 端口高电平输入电流 (第 10 页) 删除图 3 驱动器 VOD 测试电路, 增加收发器时序图; 删除图 4 驱动器测试电路和电压波形图; 删除图 5 接收器电压与电流定义; 删除图 6 接收器测试电路和电压波形; 删除图 7 共模输出电压测试和波形; 删除图 8 t_{loop} 测试电路和波形; 删除图 10 驱动器短路电流测试和波形; 增加图 6 收发器测试电路 (第 13 页); 增加图 7 收发器驱动器对称性测试电路 (第 13 页)。	2022.04
V1.7	增加修订历史。	2022.05
V1.8	增加 AEC-Q100 信息。	2022.06
V1.9	增加功能模块图中低功耗接收器模块和输出切换模块电源 VIO 标记; 增加在控制模式描述中 SIT1044QT/3 在 VCC 欠压后, 进入低功耗待机模式。	2022.08
V1.10	增加 SIT1044QTK 及与其相关的信息。	2022.12